前两周在产线遇到一批 DAC 上电后输出偏了好几个 LSB，查到最后是翻新料引脚氧化导致接触电阻不稳。那批货外观上几乎看不出问题，丝印也清晰，但贴上板子过回流焊后就露馅了。这行当里，LTC7545AKN#PBF 这类工业级 DAC 属于翻新重灾区——用量大、生命周期长、市场流通久，越是这种稳定料越要小心混批和二次镀锡。
这篇笔记按来料检验的实际流程写：拿到一盘货先看什么、测什么、什么情况要上 X-Ray，以及抽几颗才能下结论。不涉及任何厂商立场，只讲操作层面能落地的判据。
外观与丝印识别：激光蚀刻和油墨印刷差在哪
原厂 Marking 一般是激光蚀刻，手指甲刮上去有轻微凹凸感，放大镜下字体边缘锐利，字符底部与塑封体表面没有色差。翻新料多用油墨重印遮盖原始丝印，异丙醇棉签一擦就花，而且新印的字体常有毛边——你拿 20 倍放大镜看字母 "L" 的横竖交接处，原厂是干净利落的直角，翻新料往往有轻微的油墨溢出。
批次代码的解读是另一个重点。标准的 YYWW 格式（年份+周次）加 Lot Number，同一盘内批次跨度通常在 4 周以内。如果一盘 2000 颗里翻出三个不同年份周的批号，就要怀疑是贸易商拼货。LTC7545AKN#PBF 的原始批次号还可以跟原厂出货标签交叉核对，标签上的批号范围必须覆盖实物丝印的区间，对不上就直接判不合格。
关键参数实测：万用表、示波器和电子负载怎么搭
DAC 的参数实测不像电源那样直接挂载测纹波，核心是验证转换精度和输出驱动能力。手头要准备一台 6.5 位万用表、一台双通道示波器和可调直流电源。上电前先量 VDD 对 GND 的阻抗——正常应该只有电容充电的很小读数，如果量到几十欧姆甚至接近短路，大概率是内部 ESD 结构已经被击穿。
精度验证用码字扫描法：写入全 0、全 1、中间码（0x800）三个点位，分别在输出端接 10kΩ 和 2kΩ 负载下读取电压。对于 12 位 DAC，理想状态下中间码输出应为满量程的一半，实测偏差用以下公式判断：(Vout_measured - Vout_ideal) / Vref × 4096，结果超过 ±2 LSB 就要警惕。满码和零码输出还顺带验证了运放的输出摆幅能力——如果接上 2kΩ 负载后满码输出比空载时掉了超过 10mV，说明片内输出缓冲器的驱动电流余量不足，这在原厂正品上很少见。
动态参数里的建立时间不太好测，但可以做一个粗判：用示波器 1MΩ 探头挂输出端，从中间码跳变到满码，观察波形是否有明显过冲（超过 5% 即可疑）。过冲偏大往往意味着补偿电容被换过或片内 RC 网络受损——这些都是翻新料在二次封装过程中容易损伤的点。
X-Ray 与开盖 Decap：高价值场景下的深度验证
如果单颗单价高、用量大，或者供货渠道不是原厂直签，建议做 X-Ray 透视检查引线键合。原厂 NXP Semiconductors 的晶圆键合工艺很规整——每根金线从焊盘到框架引脚的弧高一致，键合点呈均匀的球形。翻新料因为经历过拆板、重新打线，键合点位置常有偏移，极端情况下能看到二次键合留下的双球痕迹。
开盖 Decap 属于破坏性分析，一般用于质量争议仲裁。用发烟硝酸加热溶解塑封体后，在显微镜下对比 Die 表面丝印与厂家 ECN 文档中的版图修订号。不同批次的正品 Die Mark 可能有细微差异，但如果 Key Die 上的打标字体风格、位置明显不一致，可以直接判定非原厂来源。开盖后还能检查钝化层表面有无划伤——拆板回料在加热取芯时极容易在钝化层留下微裂纹，这些裂纹在温度循环后就会导致漏电漂移。
包装、标签与出厂资料的核对顺序
先看防潮袋上的湿度指示卡（HIC）。DAC 这类 CMOS 器件对湿气敏感等级通常在 MSL 3 左右，拆封后 168 小时内必须完成回流焊。如果 HIC 显示湿度超过 30% 而袋子没有干燥剂变色异常，说明运输储存环节可能出了问题——即使电性能眼下合格，后续焊接气泡风险也会升高。
出厂标签上除了型号和数量，还要核对原产地（Country of Origin）与封装地的对应关系。LTC7545AKN#PBF 的封装形式是 DIP-20（塑料双列直插），贴片时代这类封装还持续出货本身就不多见，如果标签显示产地与以往到货批次明显不同，建议向供应商要 COC（合格证书）和晶圆批次追溯信息确认。
出货检验报告（MFR）里的测试条件也要看仔细，重点核对温度档位——工业级器件测试条件标注 -40°C 到 +85°C 的才算合格，若报告只写了 25°C 常温测试，可靠性存疑。
抽检方案与判定标准：按 AQL 定抽样数
常规来料检验按 MIL-STD-105E（现对应 GB/T 2828.1）执行，一般电子料选 AQL 0.65 主要缺陷、1.0 次要缺陷。批量 2000 颗以下抽 50 颗，2000 到 10000 颗抽 80 颗。外观和丝印全检这 80 颗，电性能抽其中 5 颗做参数实测——这是抽样成本和工作量的平衡点。如果 5 颗里出现 1 颗精度超差，按 AQL 0.65 的判定标准即整批拒收。
| 参数名 | 数值 | 工程意义说明 |
|---|---|---|
| 分辨率 | 12 位 | 输出最小步进为满量程的 1/4096，对应 4.096V 基准下约 1mV 每 LSB |
| 架构 | R-2R 梯形电阻网络 | 此架构在 12 位精度档位下线性度表现稳定，但对电阻匹配精度要求较高 |
| 输出类型 | 缓冲电压输出 | 片内含单位增益缓冲器，可直接驱动 2kΩ 以上负载，无需外部运放 |
| 接口 | 并行数据输入 | 需占用 MCU 的 12 个 GPIO，适合高速更新场景，但在引脚资源紧张的应用中受限 |
| 工作温度范围 | 需查阅 datasheet | 该参数决定是否适用于 -40°C 至 +85°C 的工业现场环境 |
| 封装 | DIP-20（PDIP） | 直插封装便于手工焊接与调试，但占用 PCB 面积较大，适合批量小、可靠性优先的项目 |
关键参数里，R-2R 架构和缓冲输出这两项对应用设计的影响最大。R-2R 的微分非线性（DNL）通常能做到 ±0.5 LSB 以内，但温度漂移受电阻温度系数匹配度制约——这也是为什么高精度场景更看重温漂系数而不是常温精度。缓冲输出意味着你省掉了一颗外部运放，但同时也要留意它的输出电压摆幅限制，通常比电源轨低几百毫伏，这一点在低电压供电设计里要提前算好裕量。
接口的并行总线在当下 SPI/I2C 满天飞的环境里显得有些复古，但换一个角度看也有优势：LTC7545AKN#PBF 的写入时序极简单——数据准备好后一个写脉冲就锁存，不需要配置寄存器、不需要时钟相位对齐，在 MCU 资源紧张或要求确定性延时的控制环路中反而可靠。
适用边界：哪些场景合适，哪些不合适
老实说，这颗 DIP 封装的并行 DAC 在 2025 年的新设计里不算主流选择。如果你的板子是贴片工艺、空间紧凑，或者 MCU 的 GPIO 本来就吃紧，那 QFN 封装的 SPI 接口 DAC 肯定是更省事的方案。但反过来，在维修替换、教学实验台、或者对长寿命和手工可维护性有要求的工业设备上，这颗料的价值就很明确——直插封装在振动环境下的焊点可靠性优于 QFN，而且坏了拿烙铁就能换，不用上热风枪。
采购角度还有一层考量：DIP 封装在主流产线里的用量在收缩，意味着原厂持续生产意愿会逐渐降低。如果项目要用这颗料，建议一次备足 3-5 年的用量并做好存储管理（防潮、防氧化），同时留意原厂 PCN 通知，防止突然 EOL 后陷入被动。
验货流程说到底就一句话：外观丝印卡住翻新，参数实测卡住损伤，X-Ray 卡住二次封装。按这篇笔记的顺序走一遍，不敢说百分之百排除所有风险，但至少能把最常见的几种坑挡在产线之外。
